DST Klausur 2004

Informationstechnik
StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 28.07.2007 14:28

Ich fang hier mal an die Klausurlösungen zu posten, in der Hoffnung diese bis Sonntag hier richtig stehen zu haben.

Aufgabe 1

a) AND (korrigiert)

b)
U_A(H)=U_{CC}-U_{CEX}-U_D=4,1V
U_A(L)=U{CEX}=0,2V

c)
I_{E1}=-\\frac{U_{CC}-U_{BEX}-U_E(L)}{R1}=-1mA (Korrektur)

d)

m=-\\frac{b I_{B4}}{n I_{E1}}
I_A=-I_E
I_{B4}=\\frac{U_{CC}-U_{CEX}-U_{BEX}}{R_3} + \\frac{U_{CC}-U_{CEX}-U_{BEX}-U_{BCX}}{R_2} - \\frac{U_{BE}}{R_4}=0,2mA
n_{max}=\\frac{b \\cdot 0,2mA}{m \\cdot 1mA}=4

weiter Lösungen folgen demnächst. Wenn jemand Lösungen zur 7 oder 8 hat, dann bitte her damit. Da hab ich überhaupt keinen Plan!

- Editiert von StinkePunk am 29.07.2007, 19:40 -

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 28.07.2007 14:48

Aufgabe 2

a,b)

U_A(H)=-U_{BEX}=-0,6V
U_A(H)=-U_{BEX}-I_E \\cdot R_C
U_{Ref}=\\frac {U(H)-U(L)}{2}
U_{Ref}-U_{BCX}+I_E \\cdot R_C =0 (Korrektur)
U_{Ref}=-1,4V
U_A(L)=-2,2V
\\delta U = U_A(L)-U_A(H)=-1,6V

c) NOR (korrektur)
- Editiert von StinkePunk am 29.07.2007, 19:41 -

DaSvenna
Beiträge: 21
Registriert: 07.02.2007 16:57
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2004
Angestrebter Abschluss: Dipl-Ing.

DST Klausur 2004

Beitrag von DaSvenna » 28.07.2007 15:58

Aufgabe 1
a) jo, ein AND

b) Der Spannungsabfall über T5 ist immer mindestens 0,7V, also die B-E-Strecke. Die Kollektor-Emitterspannung stellt sich anhand der Schaltung um den Transistor ein. Dieser ändert dem folgend seine Bahnwiderstände daher ist
U_A(H)=U_{CC}-U_{BEX}-U_D-\\underbrace{U_{R3}}_{=R_3 \\cdot I_A \\rightarrow 0}=3,6V

c) man sollte U_E (L) nehmen. Im Grenzfall (U_E (L)=0,7V) fließen also -1,22mA bei U_E (L)=U_{CEX} fließt
I_{E1}=-\\frac{U_{CC}-U_{BEX}-U_E(L)}{R1}=-1mA

d) jo
- Editiert von DaSvenna am 19.02.2008, 21:16 -

Jantar
Beiträge: 55
Registriert: 27.11.2003 17:59
Contact:

DST Klausur 2004

Beitrag von Jantar » 28.07.2007 16:28

Du sag mal stinky wo hastn bei der 2 ten Aufgabe das Ubcx gelassen muss das nicht noch irgendwie da rein ??? und wo kommt das Re her?

banana_82
Beiträge: 82
Registriert: 03.02.2004 00:06

DST Klausur 2004

Beitrag von banana_82 » 28.07.2007 18:42

Könnte jemand von euch bitte erklären, wie kommt ihr bei Aufgabe 1a) zu einen NAND raus.
Ich habe immer Probleme beim Schaltungsanalysieren mit solchen Aufgaben :-(
Vielen Dank :-)

Benutzeravatar
TheM1ster
Beiträge: 88
Registriert: 06.10.2005 20:28
Geschlecht: männlich
Studienrichtung: Informationssystemtechnik
Matrikel: 2005
Angestrebter Abschluss: Dipl-Ing.
Contact:

DST Klausur 2004

Beitrag von TheM1ster » 28.07.2007 19:20

wenn mich nicht alles täuscht müsste das auch ein AND sein, weil wenn einer der beiden Eingänge auf low ist, dann schaltet T2 schon nicht.

banana_82
Beiträge: 82
Registriert: 03.02.2004 00:06

DST Klausur 2004

Beitrag von banana_82 » 28.07.2007 20:07

ja, das sehe ich auch so :(

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 08:17

@ DeSvenna

zur 1b): Meiner Meinung nach ist das Ua(H)=Ucc-Ucex-UF (so wie bei mir halt), denn wenn der High-Pegel anliegt leitet T5 durch und über dem Kollektor zum Emitter liegt Ucex an. Deine Rechnung stimmt auch, aber du kannst den Spannungsabfall über R3 definitiv nicht vernachlässigen. Selbst wenn ir3 nur einige mikroAmpere sind, stellt sich über R3 ein signifikanter spannungsabfall ein.
zur 1c): Da hast du natürlich recht, war auch nur ein Schreibfehler von mir. Hab natürlich mit dem Low-Pegel gerechnet, sonst käme da auch nicht 1 mA raus. Wird sofort korrigiert.

@ Christoph

In der 4. Gleichung! Hab da die Indizes versaubeutelt. Wird gleich korrigiert. Selbiges gilt für Re. Sollte natürlich ein Rc sein.

@ banana 82

Du musst dich Stück für Stück durch die Schaltung hangeln. Als erstes guckst du wann vorne eine Low-Pegel anliegt. Das ist der Fall, sobald E1, E2 oder E1 und E2 auf Low sind. Also hat T2 nicht genug Spannung zum Schalten und ist damit aus. Wenn T2 aus ist, kann sich über Basis-Emitter von T3 genug Spannung zum Schalten einstellen. Dieser ist nun also an. Wenn dieser an ist, kann Strom durch R4 fließen, welcher einen Spannungsabfall über BE von T4 erzeugt. Wir haben am Ausgang einen Lowpegel.
Die selbe Prozedur machst du noch für Ue(H) am Eingang (E1=E2=High-Pegel) und wirst feststellen, dass T4 nicht schaltet. Somit liegt dann ein High-Pegel am Ausgang an.
Und siehe da, ich habe mir gerade damit erklärt, dass mein NAND falsch ist. Es ist wirklich ein AND. Nun hab ich aber so fleßig ne schöne Erklärung geschrieben, also bleibt sie auch stehen.

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 08:37

3. Aufgabe

a)

Ue=Ue(L):
Ua=Ua(H)=2V

Tp: aktiver Bereich
Tn: Sperrbereich

Ue=Ue(H):
Ua=Ua(L)=0V

Tp: Sperrbereich
Tn: aktiver Bereich

b)

U_A(L)=U_{DD}-R \\cdot \\beta \\cdot [(U_{GS}-U_t) \\cdot U_{DS} - \\frac{U_{DS}^2}{2}]
mit Uds=Ua und Ugs=Udd=2V führt das zu einer schönen quadratischen Gleichung mit den Lösungen U_{A1}=0,4V und U_{A2}=2,5V
Die sinnvolle Lösung ist natürlich die erste.

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 08:47

4. Aufgabe

a)

1-Bit-Volladdierer

b)

Ist schlecht zu posten, darum nur ne Beschreibung:
n-MOS-Teil:
E1 parallel mit E2 und in Reihe mit E3
p-MOS-Teil:
Genau umgekehrt halt.
E3 parallel mit E1 und E2 in Reihe

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 09:04

5. Aufgabe

a)

Ua=2V

b)

t=\\frac{\\frac{2 \\cdot C}{\\beta}}{U_e - \\frac{U_a}{2} - U_t } - \\frac{\\frac{2 \\cdot C}{\\beta}}{U_e  - U_t }  =5ns
- Editiert von StinkePunk am 29.07.2007, 20:36 -

~aZrAeL~
Beiträge: 25
Registriert: 15.12.2004 16:46

DST Klausur 2004

Beitrag von ~aZrAeL~ » 29.07.2007 14:04

also bei der 8. Aufgabe habe ich einfach Zustand (n-1)={Z1 Z2 X} Zustand n {Z1 Z2} genommen und losgerechnet.

bei der 5. Aufgabe habe ich, analog der 12Übung t=5ns :-?
~when reality hits, it hits hard~

banana_82
Beiträge: 82
Registriert: 03.02.2004 00:06

DST Klausur 2004

Beitrag von banana_82 » 29.07.2007 14:05

@StinkePunk: Vielen Dank für die sehr konkrete Antwort von dir :-)
Hab dann wieder die gleiche Frage aber bei 2c)
Also bei dem sehe ich so, wenn beide Eingangspannungen Ue1 und Ue2 auf Low-Pegel aufweisen, sperren die T1 und T2. Dadurch fließt der Emitterstrom über T3 und bewirkt somit eine Spannungsabfall an dem Widerstand Rc wodurch T4 angesteuert wird. Dadurch geht Ua auf High-Pegel ---> ist das nicht ein NOR? Wieso hast du da ein AND?
- Editiert von banana_82 am 29.07.2007, 15:10 -

~aZrAeL~
Beiträge: 25
Registriert: 15.12.2004 16:46

DST Klausur 2004

Beitrag von ~aZrAeL~ » 29.07.2007 14:10

aso nochwas, 6.Aufgabe ..hä? kann mir das mal wer erklären? :)
~when reality hits, it hits hard~

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 15:29

@ Banana

T3 leitet, wenn Ue1 und Ue2 auf Low sind. Wenn T3 leitet, dann hast du einen Spannungsabfall über dem zweiten Rc. Das führt dau, dass T4 leitet und am Ausgang -Ubcx also high-level anliegt. Sonst is Low Level.
Ua=nicht ue1und nicht ue2

banana_82
Beiträge: 82
Registriert: 03.02.2004 00:06

DST Klausur 2004

Beitrag von banana_82 » 29.07.2007 15:46

Ua = nicht Ue1 und nicht Ue2 = nicht (Ue1 oder Ue2) = NOR oder?

Aber guck dir mal die Tabelle an

E1 E2 | A
0 0 | 1
0 1 | 0
1 0 | 0
1 1 | 0

Jetzt ist echt durcheinander :(

Henne
Beiträge: 2
Registriert: 10.10.2006 16:53

DST Klausur 2004

Beitrag von Henne » 29.07.2007 15:56

Hi,
[quote]Ist schlecht zu posten, darum nur ne Beschreibung:
n-MOS-Teil:
E1 parallel mit E2 und in Reihe mit E3
p-MOS-Teil:
Genau umgekehrt halt.
E3 parallel mit E1 und E2 in Reihe[/quote]

würde ich auch so machen, denke aber das man A negiert erhält und so noch einen CMOS Inverter hintendran basteln muss.

Bei 2c werfe ich mal ein OR in die Runde, die logische Verknüpfung bei ECL zwischen T1 und T2 ist laut Vorlesung / Übung ODER, und der Ausgang ist nicht invertiert, da UeL -> UaL, UeH -> UaH

neon
Beiträge: 57
Registriert: 20.06.2006 12:34

DST Klausur 2004

Beitrag von neon » 29.07.2007 17:22

ich bin auch für OR

und 1.) ist meiner Meinung nach kein NAND sondern ein AND

neon
Beiträge: 57
Registriert: 20.06.2006 12:34

DST Klausur 2004

Beitrag von neon » 29.07.2007 17:41

6.b)
X = E1 OR E2 (negiert)
Y = X AND E3 (bin mir aber nicht sicher...(wegen Abgriff von Y))

Y = (E1 OR E2)(negiert) AND E3

c) E1 und E2 in Reihe schalten

a) zur Dominologik

X und Y müsste man unabhängig vom Taktsignal skizzieren können....
- Editiert von neon am 29.07.2007, 18:47 -

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 18:40

@ neon
Ja, Aufgabe1 ist ein NAND, hab ich auch später gemerkt, aber noch nicht korrogiert.
@ banana
Aufgabe 2 ist ebenfalls ein NOR. Hatte die Schalttabelle zwar richtig aber keine Ahnung wie ich da ein NAND gesehen habe.

Auch die 5 war falsch. Hatte die Integrationsgrenzen vergessen.
- Editiert von StinkePunk am 29.07.2007, 20:37 -

neon
Beiträge: 57
Registriert: 20.06.2006 12:34

DST Klausur 2004

Beitrag von neon » 29.07.2007 18:58

häh, was denn nun?

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 19:38

was nun wie?

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 19:51

Aufgabe 8

k0=z1
J0=Z1
K1=nichtX und nichtZ oder X und Z (Äquivalenz)
J1=1

Als Schaltung in Worten:

Der Ausgang des zweiten FlipFlops geht in J und K Eingang des ersten FlipFlops
Der J-Eingang des zweiten Flip-Flops wird mit 1 Beschaltet
Der K-Eingang des zweiten Fkip-Flops ist eine Äquivalenzverknüpfung zwischen X und Z0

neon
Beiträge: 57
Registriert: 20.06.2006 12:34

DST Klausur 2004

Beitrag von neon » 29.07.2007 20:04

NOT OR NOR to be? That is the question...

Mir egal ich geh jetzt Bier trinken!

StinkePunk
Beiträge: 124
Registriert: 06.02.2006 01:07
Contact:

DST Klausur 2004

Beitrag von StinkePunk » 29.07.2007 20:29

Na dann Prost. Ich hab leider nur ekliges Sachsengold da, da kann ich mich nicht zum trinken motivieren.

Gesperrt

Zurück zu „IT“