Klausuren

Antworten
Tommes
Beiträge: 255
Registriert: 17.10.2005 19:03
Name: Thomas
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2005
Angestrebter Abschluss: Dipl-Ing.

Klausuren

Beitrag von Tommes » 23.05.2008 22:12

Schaltungen der Informationstechnik


Prüfung Schaltungen der IT SS07
Aufgabe 1: Current Conveyor

Es war eine Schaltungsrealisierung eines Current Conveyor gegeben und man sollte die Spannungen Ux, Uy, Uz und Ströme Ix, Iy und Iz einzeichnen. Es war, glaube ich, eine Pullup-Pulldown-Schaltung. Man sollte dann die Abhängigkeit von Iz von Ix berechnen und die Matrix-Darstellung vervollständigen. Zudem sollte man noch angeben, um was für einen Typ von CC es sich handelt.

Dann war noch 1 Schaltung mit einem CC gegeben und man sollte die Übertragungsfunktion G = Ua/Ue unter Berücksichtigung verschiedener Bedingungen berechnen. Zum Schluss sollte man noch angeben, um was für Filter es sich jeweils handelt (Typ und Ordnung).

Aufgabe 2: OTA

Es war eine Schaltung mit 3 OTA's gegeben, die ein Filter realisieren. Einer der OTA's hatte zudem 2 Ausgänge. Man sollte zuerst die 2 Übertragungsfunktionen Ua1/Ie und Ua2/Ie berechnen (das Filter hatte 2 Ausgänge).

Auch hier sollte man den Typ und die Ordnung des Filters angeben, den die Übertragungsfunktionen jeweils repräsentieren.

Dann sollte man den Stromeingang in einen Spannungseingang umwandeln mittels weiteren OTA's oder Current Conveyor und diesen so dimensionieren, das bei einer Eingangsspannung von 1 V ein Eingangsstrom von 1mA fliesst.

Zum Schluss sollte man eine Schaltung angeben, wie man den OTA mit 2 Ausgängen aus einem/mehreren OTA(s) mit einem Ausgang und weiteren Bauelementen realisieren kann.

Aufgabe 3: A/D - und D/A - Wandlung

Zuerst war ein R-2R-Netzwerk eines 4Bit-DAC's gegeben, bei dem man die Ausgangsspannung für den Vollausschlag bestimmen sollte (1111).
(Die nachfolgende Teilaufgabe fällt mir momentan nicht ein.)

Ein weiterer Aufgabenteil befasste sich mit einem 13bit-Pipeline ADC bei dem mehrere 4Bit-DAC's eingesetzt werden, wobei bei jedem DAC 3 Bit für die Übertragung und 1 Bit zur Fehlerkorrektur verwendet werden.

Zuerst sollte man dafür bestimmen, wieviel Stufen benötigt werden und wie groß die Latenzzeit ist.

Dann sollte man den maximalen Jitter für ein Sinussignal mit einer Ampl. von 5.06 V für bestimmte Bedingungen bestimmen. Ich glaube, der Fehler sollte unterhalb eines halben Bits des LSB sein.

Aufgabe 4: PPL

Es waren 2 Kennlinien gegeben ( exakt die aus der Übungsaufgabe 11.3).

Man sollte zuerst Ko und Kd bestimmen.
Dann sollte man die Verstärkung für einen maximalen Haltebereich von +/- 500 Hz (?) bestimmen. Als Ergebnis müsste da 5 rauskommen.

Dann sollte man das Bodediagramm der Verstärkung kv des Regelkreises zeichnen und die Durchtrittsfrequenz fd eintragen.

Als nächstes sollte das Filter mit H(s) =1 durch ein anderes Filter mit H(s) = 1/(1+s/w) (?) ausgetauscht werden. Danach sollte die Bedingung für ein stabiles System angegeben werden (kv < 1) und berechnet werden, für welche Frequenzen (?) diese Bedingung erfüllt ist.

Das war alles, was mir jetzt eingefallen ist. Bei manchen Sachen bin ich mir nicht ganz sicher, ob die Fragestellungen so gelautet haben.
Der Artikel ist sicherlich nur als grober Anhaltpunkt zu betrachten, was bei der Prüfung so ungefähr drankam. Eventuell kann noch jemand etwas ergänzen.
Wer Rechtschreibfehler findet, darf sie behalten!

Antworten

Zurück zu „Schaltungen der Informationstechnik“