[MEL] Verständnisfragen

Antworten
Equinox
Beiträge: 189
Registriert: 13.11.2008 11:15
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.

[MEL] Verständnisfragen

Beitrag von Equinox » 25.07.2010 09:15

Hallihallo ihr da

Ich erlaub mir mal einen Thread für allgemeine Verstädnisfragen in Mikroelektronik zu eröffnen, momentan hab ich zwar nur eine, aber vielleicht fallen mir noch welche ein.

Ich überflieg gerade nochmal Skript und meine Mitschrift, und da bin ich beim diffundierten Widerstand hängen geblieben (Seite 67 in der PDF, 58 im Skript).

Wieso gibt es da noch eine p+ dotierte Anschlussklemme ? also, warum sind da drei Anschlüsse ? Widerstände die ich kenne haben nur zwei, und da die Abmessungen zur Berechnung des Widerstandes ja nur von der linken zu rechten n+ dotierten Klemme gehen, liegt es eigentlich für mich nahe das ich dort kontaktiere. Der Anschluss ganz recht is in meinen Augen irgendwie nutzlos.
Könnt mir vielleicht jemand den Sinn des Ganzen erläutern ?

Benutzeravatar
TFWalther
Beiträge: 207
Registriert: 16.11.2008 19:01
Name: Tillmann Walther
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.
Wohnort: Dresden
Contact:

Re: [MEL] Verständnisfragen

Beitrag von TFWalther » 25.07.2010 13:19

Ich denke, das ist zum verhindern des Latch-Up-Effekts und sammelt versehentlich in das Substrat (Basis eines parasitären Bipolartransistors) injiziierte Ladungsträger auf.

lguenther
Beiträge: 54
Registriert: 25.05.2008 15:01
Name: Ludwig
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2011
Angestrebter Abschluss: Dipl-Ing.
Wohnort: DD

Re: [MEL] Verständnisfragen

Beitrag von lguenther » 25.07.2010 13:37

So wie ich das sehe ist das einfach ein Kontakt zum Substrat hin. Vllt. zum Verhindern von Kapazitäten/pn-Übergängen. Vielleicht gehts auch um ne Variante des Bodyeffekts oder es hat was mit der Produktion zu tun.

Latch-up würd ich eher nicht vermuten, weil der ja vor allem auf CMOS beschränkt ist. Von einer CMOS-Struktur ist bei nem diffundierten Widerstand aber recht wenig vorhanden.

Generell würd ich dem nicht allzugroße Bedeutung zumessen....erklärt wurde dazu jedenfalls im Script nix.

Gruß Ludwig

Equinox
Beiträge: 189
Registriert: 13.11.2008 11:15
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von Equinox » 25.07.2010 14:03

Okay, gut, dann beruhigt mich aber erstmal das meine Annahme richtig war.
Danke vorerst, kommen sicherlich noch mehr Fragen xD

Equinox
Beiträge: 189
Registriert: 13.11.2008 11:15
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von Equinox » 25.07.2010 19:50

Wurde uns eigentlich irgendwann mal erklärt, warum in nem MOSFET das Gate die Drain und Source-Bereiche überlappen muss ?
Ich versuch mir das grad irgendwie zu erklären, weil das im Skript und in der Vorlesung immer wieder betont wurde, aber wirklich find ich nichts dazu. Wahrscheinlich wird uns das also nicht in der Prüfung tangieren, aber nunja.. Interesse hab ich halt an der Antwort ^^

Benutzeravatar
dave
Beiträge: 191
Registriert: 18.10.2008 12:21
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von dave » 25.07.2010 20:17

Ich denke das liegt daran, dass sich an den Randbereichen des Gate die Feldstärke ändert (nicht mehr homogen), dadurch die Inversionsladung direkt unter den Rändern des Gate nicht so groß ist, wie im homogenen Bereich und eine Potentialbariere aufgebaut würde...

Benutzeravatar
Majestic12
Beiträge: 98
Registriert: 12.06.2008 08:33
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2007
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von Majestic12 » 25.07.2010 21:58

Equinox hat geschrieben:Wahrscheinlich wird uns das also nicht in der Prüfung tangieren, aber nunja.. Interesse hab ich halt an der Antwort ^^
Wenn dus in der Queschnitt-Skizze vergisst is n ganzer Punkt weg. Das muss eindeutig sichtbar sein.
Gleich noch n Tip zu der Skizze: Die Anschlussklemmen müssen beschriftet und mit kleinem Kreis als Klemme ersichtlich sein. Sowohl am Oxid, als auch am Metall müssen "Oxid" und "Metall" dran stehen.
Ich hab bei meinem ersten Versuch wegen dieser 4 "Fehler" 0 von 5 Punkten auf die Skizze bekommen.

Benutzeravatar
TFWalther
Beiträge: 207
Registriert: 16.11.2008 19:01
Name: Tillmann Walther
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.
Wohnort: Dresden
Contact:

Re: [MEL] Verständnisfragen

Beitrag von TFWalther » 26.07.2010 11:31

Schließt man den MOSFET Bulk auch über so nen Teil an? Wie malt man einen kleinen Kreis als Anschluss? malt man den nicht sowieso wegen des n+ Gebiets von Source z.B.?

Benutzeravatar
Majestic12
Beiträge: 98
Registriert: 12.06.2008 08:33
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2007
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von Majestic12 » 26.07.2010 14:53

Naja, ca. so:
MOS.jpg
wer auf Nummer sicher gehen will, schraffiert die einzelnen Metalle/Oxide unterschiedlich.
Hoffe, ich hab nix vergessen.
Du hast keine ausreichende Berechtigung, um die Dateianhänge dieses Beitrags anzusehen.

Benutzeravatar
TFWalther
Beiträge: 207
Registriert: 16.11.2008 19:01
Name: Tillmann Walther
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.
Wohnort: Dresden
Contact:

Re: [MEL] Verständnisfragen

Beitrag von TFWalther » 26.07.2010 16:45

Kann man nicht nur nach oben kontaktieren, so dass z.B. neben Source noch eine tiefgehende p+ Schicht eingebracht werden müsste, die dann mit Source kurzgeschlossen ist?

Benutzeravatar
dave
Beiträge: 191
Registriert: 18.10.2008 12:21
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von dave » 26.07.2010 16:57

so dass z.B. neben Source noch eine tiefgehende p+ Schicht eingebracht werden müsste, die dann mit Source kurzgeschlossen ist?
Bild

so würde das dann aussehen...ist zwar kein MOSFET, aber das Anschlussprinzip ist das gleiche

Benutzeravatar
Majestic12
Beiträge: 98
Registriert: 12.06.2008 08:33
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2007
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von Majestic12 » 26.07.2010 17:17

ca. so?:
MOS.jpg
also für das forherige Bild hab ich im 2. Versuch zumindest volle 5 Punkte bekommen :)
Du hast keine ausreichende Berechtigung, um die Dateianhänge dieses Beitrags anzusehen.

Benutzeravatar
Robsen
Beiträge: 1013
Registriert: 02.08.2008 14:39
Name: Robert
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.
Wohnort: Großschirma/Dresden
Contact:

Re: [MEL] Verständnisfragen

Beitrag von Robsen » 27.07.2010 10:16

kurze dumme Frage:
"Thermodynamisches Gleichgewicht" bei einem Übergang sagt mir U=0 - aber was für eine Temperatur? 25°C?
(ME Probeklausur 2008 1a)
So you run and you run to catch up with the sun,
but it's sinking. Racing around to come up behind you again...

Benutzeravatar
dave
Beiträge: 191
Registriert: 18.10.2008 12:21
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von dave » 27.07.2010 10:38

Wir gehen immer von 300K aus

aizzz
Beiträge: 140
Registriert: 02.10.2007 12:36
Matrikel: 2012

Re: [MEL] Verständnisfragen

Beitrag von aizzz » 27.07.2010 11:10

Steht auf der ersten Seite der Probeklausur.
"Für die folgenden Aufgaben wird als Halbleitermaterial Silizium bei Raumtemperatur T=300K und Störstellenerschöpfung angenommen."

Equinox
Beiträge: 189
Registriert: 13.11.2008 11:15
Geschlecht: männlich
Studienrichtung: Elektrotechnik
Matrikel: 2008
Angestrebter Abschluss: Dipl-Ing.

Re: [MEL] Verständnisfragen

Beitrag von Equinox » 17.08.2010 23:14

Haha... lieber spät als nie.
Die Frage geistert mir schon seit Tagen im Kopf rum, hab sie nur immerwieder vergessen.

Und zwar beim NF-ESB, niedrige frequenz -> Kondensatoren machen ne Unterbrechung.

Nun hatten wir ja in der Klausur ja ein C_k (Koppel-Kondensator) zwischen einem Bauteil, glaube ein MOSFET war es, und der Versorgungsspannung Ucc, und wir sollten das NF-ESB zeichenen.

joa, da war ich relativ ratlos, was ich mit der Versorgungsspannung machen soll, weil eigentlich müsste ja jeder Kondensator eine Unterbrechung werden, egal ob er im Bauteil parasitär (oder gewollt) ist, oder ob er bei der Beschaltung dabei ist, weil alle bei der gleichen, niedrigen frequenz betrieben werden.

Aber wenn da eine Unterbrechung ist fällt ja keine Versorgungsspannung mehr am MOSFET ab... also musst so ein Koppel-C trotzdem drin bleiben ? Wie begründet man sich das ?

Antworten

Zurück zu „4. Semester: Diskussionen“